书目详细信息
： Verilog嵌入式数字系统设计教程
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-81124-522-6:CNY59.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog嵌入式数字系统设计教程/.(澳大利亚) Peter J. Ashenden著/.夏宇闻， 夏嘉宁等译 |
| 出版发行项： | 北京:,北京航空航天大学出版社:,2009 |
| 载体形态项： | 10， 494页:;+图:;+23cm |
| 丛编项： | 国外数字系统设计经典教材系列 |
| 提要文摘： | 本书特别强调在数字系统设计时，除了考虑逻辑设计外，还必须考虑用现实世界的工程方法来实现嵌入式系统的设计存在的许多约束条件和制约因素，诸如电路面积、电路的互连、接口的需求、功耗和速度性能等，重点讲解基于硬件描述语言（HDL）的设计和验证。全书列举了大量的Verilog例子，通过把数字逻辑作为嵌入式系统设计的一部分进行讲解，有效地加深读者对硬件的理解。 |
| 题名主题： | 硬件描述语言 程序设计 教材 |
| 中图分类： | TP312 |
| 中图分类： | TP312 |
| 个人名称等同： | 阿申登 著 |
| 个人名称次要： | 夏宇闻 译 |
| 个人名称次要： | 夏嘉宁 译 |
| 记录来源： | CN 江苏新华 20100424 |
| 电子图书： | 阅读地址 |